PATENT ABSTRACTS OF JAPAN

(11)Publication number:

54-012643

(43)Date of publication of application: 30.01.1979

(51)Int.CL

G11C 29/00

(21)Application number : 52-078370

(71)Applicant:

HITACHI LTD

(22)Date of filing:

30.06.1977

(72)Inventor:

HAYASHI KENJI

MIYADERA HIROO

OONISHI ISAO

(54) MAIN MEMORY PROTECTIVE DEVICE

(57)Abstract:

PURPOSE: To secure the writing inhibition to the region containing the main memory regardless of the state of the key, by providing the writing control bit to the region to designate the inhibition of the writing.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japan Patent Office

(9日本国特許庁

公開特許公報

①特許出願公開:

昭54—12643

①Int. Cl.²G 11 C 29/00

識別記号

❷日本分類 97(7) C 01 庁内整理番号 7056-5B 砂公開 昭和54年(1979) 1月30日

発明の数 1 審査請求 未請求

(全 2 頁)

9主記憶保護装置

②特 顧 昭52-78370

②出 願 昭52(1977)6月30日

仍発 明 者 林健治

秦野市堀山下1番地 株式会社

日立製作所神奈川工場内

同 宮寺博男

秦野市堀山下1番地 株式会社

日立製作所神奈川工場内

⑫発 明 者 大西勛

横浜市戸塚区戸塚町5030番地 株式会社日立製作所ソフトウエ ア工場内

アエ場内

切出 願 人 株式会社日立製作所

東京都千代田区丸の内一丁目 5

番1号

個代 理 人 弁理士 鈴木誠

(ئ

rya AEE

発明の名称 主記憶保護装<mark>質</mark> 特許請求の範囲

(2) 前記審込制御ビットを主記憶装置の前記分割 単位に対応して設けたことを特徴とする特許請求 の範囲(1)記載の主記憶保護装置。

発明の詳細な説明

との発明は、主記憶装置をある単位に分割し、 各分割単位に対応して記憶装置キーを設け、主記 憶装置キーと、主記憶装置をアクセスする装置の 持つているキーを使用して、書込み保護を行なり 主記憶保護装置に関する。

この発明は、前記のような従来の問題点を解決するためになされたもので、 主記憶装置の書込み保護をキーを用いて行なう保護装置において、 更に書込み訓御ビットを設けた点に特徴を有するものである。

次に、本発明の実施例につき、図面を用いて詳 細に説明する。

第1図は、主配憶装置1とそれに対応する記憶装置キー4と書込み保護制御ビット3を示したものである。主記憶装置1をある大きさに分割して例えば2RB単位)、 それぞれに対応して書込み保護制御ビット3と配憶装置キー4を設ける。例えば、書込み保護を行ないたい領域2を設けるためには、それに対応する書込み制御ビット3を1にセットすればよい。

第2回は、書込み保護を行なりための論理的な 制御を示したものである。主記憶装置に書込みを 行なりときには、次の様なチェックが行なわれる。 保護キー5と記憶装置キー4 は比較回路 9 で比較 され、CPU, CH等の一数信号がCR回路10 に入力 される。また保護キー5 は、ゼロ検出器 8 にも入 力され、その出力が OR 回路10 に入力される。

従来の書込み保護は、 OR回路10 の出力によつて書込みの可否を決めていた。 これに対し、本発明においては、 OR回路10 の出力と、書込み制御ビッ


特開 昭54- 12643(2) トプの反転回路 11を通した出力を、 AND 回路 12 に入力し、 その出力 13を用いて書込みの 可否を決めるようにしている。 したがつて、 保護キーがどいであるブログラムにエラーがあつても、 そのエラーによる重要を情報の破壊を防ぐことができる。

なお、前記の実施例とおいては、記憶装置キーと書込み制御ビットとの主記憶装置分割単位が等しかつたが、これが異つていてもよいことはもちろんである。

図面の簡単な説明

第1図は、本発明による、書込み保護領域と、 それに対応する書込み制御ビットを示したもので あり、第2図はその書込み制御を行なりための論 理的な流れを示したものである。

1 主記憶装置、 2 書込み保護領域、 3 書込み制御ビット、 4 記憶装置キー、 5 保護キー、 7 書込み制御ビット、 8 ゼロ検出器、 9 比較回路、 10



特許法第17条の2の規定による補正の掲載

| 151 和 52 年特許顧繁 78370 号 (特別的 54 - 12643 号 昭和 54 年 1 月 30 日発行 公開特許公報 54 - 127 号掲載)については特許法第17条の2の規定による補正があったので下記のとおり掲載する。 6 (4)

[n t . C] ⁷ . 識別記号 庁内整理委号 7922-5B

7. 補正の内容 特許請求の範囲の記載を別紙の通りに補正す る。

8. 旅付省祭の目録 特許請求の範囲を記載した書面

1 通

手統補正告(自発)

収入印质金額

0 11

昭和 58年 3月 1日

特許庁 長官 若 杉 和 央 設



- 1. 事件の表示 特 展 昭 52 78870 号
- 2 発明の名称 主記憶保護装置
- 3. 補正をする者

事件との関係。 出願人

住 所 東京都千代田区丸の内一丁目5番1号

名 称 (510) 株式会社 日立製作所

代安省

三田康茂

- 4. 代型人 ●151
 - 住 所 東京都統谷区代々木2丁目38路12号 沿頭ビル201号
- 5 補正により増加する発明の数 なし
- 6. 補正の対象 明細書の「特許請求の範囲」の標

特許 請求の 範囲表

(I) 主記憶装置をある単位に分割し、各分割単位に対応して記憶装置キーを設け、主記憶装置キーと設備を行っている。 主記憶装置をアクセスする装置の持つている。 を会置において、書込み保護を行なう主記億保護を開して、書込み保護を行なり主記億保 の書込み禁止を指定する書込制御ピットを設け、その書込制御ピットで書込みが禁止されている領域に対しては前記キーのいかんに拘らず書込みを禁止することを特徴とする主記憶保護装置。

(2) 前記書込制御ピットを主記憶装置の前記分割単位に対応して設けたことを特徴とする特許請求の範囲(1)記載の主記憶保護装置。

(3) 前記書込制御ピットを前記分割単位と異ならせたことを特徴とする特許請求の範囲第1項記載の主記憶保護装置。